Verilog以位为单位思考，所以 reg [7:0] a[0:3] 会给你一个4x8位数组(=4x1字节数组)。您可以使用 a[0] 获取其中的第一个字节。第二个字节的第三位是 a[1][2] 。

对于二维字节数组，首先检查模拟器/编译器。老版本(我相信01之前的版本)不支持这一点。然后 reg [7:0] a [0:3] [0:3] 会给你一个二维字节数组。例如，可以用 a[2][0][7] 访问单个比特。

reg [7:0] a [0:3];
reg [7:0] b [0:3] [0:3];
reg [7:0] c;
reg d;
initial begin
   for (int i=0; i<=3; i++) begin
      a[i] = i[7:0];
   c = a[0];
   d = a[1][2]; 
   // using 2D
   for (int i=0; i<=3; i++)
      for (int j=0; j<=3; j++)
          b[i][j] = i*j;  // watch this if you're building hardware
end